EDA綜合實(shí)驗(yàn)箱   技術(shù)開發(fā)實(shí)驗(yàn)箱  

型號(hào)：GH/EDA

一、北京EDA綜合實(shí)驗(yàn)箱 產(chǎn)品特點(diǎn)

l 無連線操作：該實(shí)驗(yàn)系統(tǒng)采用了*的設(shè)計(jì)技術(shù)，使實(shí)驗(yàn)用的可編程CPLD/FPGA器件的I/O接口與輸入輸出器件全部采用固定連接，使得HZ6-11203F(ZY11EDA11BF)型實(shí)驗(yàn)開發(fā)系統(tǒng)能滿足從簡單的數(shù)字電路實(shí)驗(yàn)到復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)，并一直延伸擴(kuò)展到綜合電子設(shè)計(jì)等創(chuàng)新性實(shí)驗(yàn)課題上。在實(shí)驗(yàn)方法上*摒棄了傳統(tǒng)實(shí)驗(yàn)中需要連接大量導(dǎo)線而帶來的諸多不便，使學(xué)生從傳統(tǒng)的硬件連接搭建方式轉(zhuǎn)到軟件設(shè)計(jì)、仿真調(diào)試電路系統(tǒng)的實(shí)驗(yàn)方式，使傳統(tǒng)硬件設(shè)計(jì)方式用EDA技術(shù)實(shí)現(xiàn)。

l北京EDA綜合實(shí)驗(yàn)箱  混合電壓系統(tǒng)：現(xiàn)在隨著對(duì)所設(shè)計(jì)系統(tǒng)低功耗、低噪聲的要求，低電壓的CPLD/FPGA器件使用越來越普遍。因此HZ6-11203F(ZY11EDA11BF)型實(shí)驗(yàn)系統(tǒng)適應(yīng)了這一發(fā)展趨勢(shì)，在本系統(tǒng)中提供了ALTERA公司的ACEX1K系列的FGPA 以滿足綠色能源電子系統(tǒng)要求器件低功耗、低噪聲和高電磁兼容性的要求。

l 系統(tǒng)配置標(biāo)準(zhǔn)規(guī)范：HZ6-11203F(ZY11EDA11BF)型實(shí)驗(yàn)箱擁有豐富的外圍硬件接口資源，比如：8位開關(guān)按鍵模塊、發(fā)光二極管模塊、數(shù)碼管顯示模塊等硬件資源。另外，HZ6-11203F(ZY11EDA11BF)型實(shí)驗(yàn)箱中還配置了標(biāo)準(zhǔn)的擴(kuò)展接口，如：VGA視頻接口、PS/2鍵盤接口、RS232串行接口、語音輸出接口等，可以完成各類常規(guī)和典型的EDA相關(guān)實(shí)驗(yàn)。

二、系統(tǒng)組成

l 編程下載模塊

l 數(shù)碼管顯示模塊（8位動(dòng)態(tài)顯示）

l LED顯示模塊（16位）

l 數(shù)字可調(diào)信號(hào)源（1Hz~50MHz）

l 開關(guān)按鍵模塊（8位）

l 電源模塊

l 喇叭模塊

l 核心芯片（EP1K30TC144-3）

l 配置模塊（EPC2LC20）

l RS232串口模塊

l VGA視頻接口模塊

l PS/2鍵盤接口模塊

三、實(shí)驗(yàn)內(nèi)容

l zui基本的實(shí)驗(yàn)項(xiàng)目，主要用于熟悉EDA工具軟件的使用，以使用EDA軟件完成一些原數(shù)字電路中的電路設(shè)計(jì)，如譯碼器，計(jì)數(shù)器等，方法上可以用原理圖輸入的方法，實(shí)驗(yàn)內(nèi)容如下所示：

（1）軟件學(xué)習(xí)：

1) EDA軟件的熟悉與使用（MaxPlusII 10.2學(xué)習(xí)課件支持）

（2）組合邏輯：

1) １位全加器的設(shè)計(jì)（示例課件支持）

2) 基本門電路系列

3) 編碼器系列

4) 譯碼器系列

5) 數(shù)據(jù)比較器系列

6) 數(shù)據(jù)選擇器系列

7) 奇偶檢驗(yàn)器系列

8) 七人表決器（組合邏輯應(yīng)用）

（3）時(shí)序邏輯：

1) 2位十進(jìn)制頻率計(jì)的設(shè)計(jì)（示例課件支持）

2) 基本觸發(fā)器系列

3) 數(shù)碼管顯示控制系列

4) 計(jì)數(shù)器系列

5) 寄存器與鎖存器系列

6) 序列信號(hào)發(fā)生器（時(shí)序邏輯應(yīng)用）

7) 基于LPM_ROM的4位乘法器（示例課件支持）

8) 基于波形方式設(shè)計(jì)的一位熱碼循環(huán)編碼器（示例課件支持）

l zui基本的實(shí)驗(yàn)項(xiàng)目，主要是通過這些設(shè)計(jì)熟悉VHDL語言基本使用方法，以使用VHDL硬件描述語言完成一些原數(shù)字電路中的電路設(shè)計(jì)，如編碼器、譯碼器、顯示控制器、計(jì)數(shù)器等，熟悉硬件描述語言*的有限狀態(tài)機(jī)功能。如：

（1）語言學(xué)習(xí)：

1)VHDL硬件描述語言的熟悉（VHDL學(xué)習(xí)課件支持）

（2）組合邏輯：

1)邏輯門系列

2)基本組合邏輯電路的VHDL模型

a) 三態(tài)緩沖器

b) 譯碼器

c) 編碼器

d) 比較器

e) 移位器

f) 全加器

g) 乘法器

（3）時(shí)序邏輯：

1) 基本時(shí)序電路的VHDL模型

a) 鎖存器

b) 觸發(fā)器

c) 寄存器

d) 計(jì)數(shù)器

（4）有限狀態(tài)機(jī)：

1) Moore型有限狀態(tài)機(jī)的設(shè)計(jì)

2) Mealy型有限狀態(tài)機(jī)的設(shè)計(jì)

l 在掌握A中軟件的使用方法，B中VHDL硬件描述語言后，就可以進(jìn)行簡單的數(shù)字系統(tǒng)設(shè)計(jì)、原理圖和語言綜合使用的較復(fù)雜電路設(shè)計(jì)。到此軟件與語言僅當(dāng)作設(shè)計(jì)工具，開始追求設(shè)計(jì)方法及EDA技術(shù)應(yīng)用中的優(yōu)化方法，重點(diǎn)放在綜合性的設(shè)計(jì)實(shí)驗(yàn)項(xiàng)目、典型的EDA實(shí)驗(yàn)項(xiàng)目及系統(tǒng)設(shè)計(jì)實(shí)例上，從而進(jìn)一步精通軟件和硬件描述語言。內(nèi)容上可以選擇如下實(shí)驗(yàn)項(xiàng)目：

（1）4位硬件加法器

（2）4位硬件乘法器

（3）數(shù)字鐘

（4）頻率計(jì)

（5）“梁祝”樂曲演奏電路設(shè)計(jì)

（6）ROM設(shè)計(jì)

（7）RAM設(shè)計(jì)

（8）FIFO設(shè)計(jì)

（9）7人搶答器

（10）PS/2鍵盤接口邏輯設(shè)計(jì)

（11）VGA顯示器控制器設(shè)計(jì)

（12）彩條信號(hào)發(fā)生器設(shè)計(jì)

（13）漢字/圖像信號(hào)發(fā)生器設(shè)計(jì)

（14）RS232通信方式控制電子琴

五、儀器配置

l PC機(jī)：要求586或以上的IBM PC微機(jī)或兼容機(jī)，內(nèi)存需64MB以上，硬盤需1G以上。

l 軟件：采用MaxPlusII 10.2版軟件。

l HZ6-11203F(ZY11EDA11BF)型實(shí)驗(yàn)箱主要配置

（1）主體實(shí)驗(yàn)箱 (必配)

（2）EPC2LC20芯片 (選配)

l PC機(jī)

l 20M以上雙蹤示波器

l 萬用表

六、產(chǎn)品規(guī)格

l 實(shí)驗(yàn)箱主機(jī)：335mm×255mm×110mm